I AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-311751

(43) Date of publication of application: 28.11.1995

(51)Int.CI.

G06F 15/163

GO6F 9/46

G06F 12/06 G06F 12/08

G06F 13/12

(21)Application number : 06-006558

(71)Applicant : BULL HN INF SYST IT SPA

(22)Date of filing:

25.01.1994

(72)Inventor: ZULIAN FERRUCCIO

RAMOLINI ANGELO

BAGNOLI CARLO LAZZARI ANGELO

(30)Priority

Priority number: 93 93830022

Priority date: 25.01.1993


Priority country: EP

(54) MULTI-PROCESSOR SYSTEM HAVING SHARED MEMORY

(57)Abstract:

PURPOSE: To execute relatively high speed access to plural processors and a memory, and to guarantee the coherence of data for realizing a high performance data processing system related to a multi-processor system having a shared memory for simultaneously executing plural processings.

CONSTITUTION: Processors 1-4 of plural groups perform access to a module constituting plural shared memories, and the operation of the processors 1-4 and the operation of the module are time regulated by a common synchronizing signal. This system is provided with a system memory control unit 15 in which time is controlled by this synchronizing signal, data channel control unit 16 controlled by the control unit 15, but 17 for address/command transfer, plural data channels I/O (i), channel 18 for a memory address, and memory data input/output channel 19 for operating input/output transfer to the module.



LEGAL STATUS

[Date of request for examination]

23.01.2001

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or-

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-311751

(43)公開日 平成7年(1995)11月28日


(51) Int.Cl.6	識別記号	庁内整理番号	FΙ	技術表示箇所
G06F 15/163				
9/46	360 D	7737 - 5B		·
12/06	530 F	7608-5B		
12/08	310 B	7608-5B		
			G06F	15/ 16 3 2 0 M
		審査請求	未請求。請求功	頁の数8 OL (全22頁) 最終頁に続く
(21)出願番号	特顧平6-6558		(71)出願人	594015026
				ブル アッカエンネ インフォメーション
(22)出願日	平成6年(1994)1月	125日		システムズ イタリア ソチエタ ペル
				アツィオニ
(31)優先権主張番号	93830022:	: 5		イタリア国,トリノ,10014 カルソ,ピ
(32)優先日	1993年1月25日			ア マルティリ ディタリア, 3
(33)優先権主張国	イタリア(I T)		(72)発明者	フェルッチオ ツリアン
				イタリア国,ミラノ,20010 コルナレド,
				ピア ジ. ピ. ピコ, 12
			(72)発明者	アンジェロ ラモリニ
				イタリア国,パレセ,21040 チスラゴ,
• (1)				ピア ウンベルト イ, 117
			(74)代理人	弁理士 石田 敬 (外3名)
				最終頁に続く

(54)【発明の名称】 共用メモリを有するマルチプロセッサ・システム

(57)【要約】

【目的】 本発明は、複数の処理を同時に遂行させるための共用メモリを有するマルチプロセッサ・システムに関し、高性能のデータ処理システムを実現するために、複数のプロセッサおよびメモリに対し比較的高速のアクセスが実行されると共に、データのコヒーレンスが保証されるようにすることを目的とする。

【構成】 複数のグループのプロセッサ1~4が、複数の共用メモリを構成するモジュールに対しアクセスを行い、プロセッサ1~4およびモジュールの動作が、共通の同期信号により時間規定がなされ、この同期信号により時間が制御されるシステムメモリ制御ユニット15と、制御ユニット15により制御されるデータチャネル制御ユニット16と、アドレス/コマンド転送用パス17と、複数のデータチャネルI/O(i)と、メモリアドレス用チャネル18と、モジュールに対し入力/出力転送を行うメモリデータ入力/出力チャネル19とを備える。



【特許請求の範囲】

【請求項1】 各々のグループが少なくとも一つのプロセッサを含む複数のグループのプロセッサ(1、2、3 および4)が、複数の共用メモリを構成するモジュール(10、11、12、13、113および114)に対しアクセスを行い、前記のグループのプロセッサ(1、2、3および4)、および、前記の共用メモリを構成するモジュール(10、11、12、13、113および114)の動作が、共通の同期信号である周期的信号(CK)により時間規定がなされるマルチプロセッサ・システムにおいて、

前記周期的信号 (CK) により時間が制御されるシステムメモリ制御ユニット (15) と、

前記のグループのプロセッサ(1、2、3および4)および前記システムメモリ制御ユニット(15)に接続され、かつ、前記のグループのプロセッサ(1、2、3および4)と前記モジュール(10、11、12、13、113および114)との間、および、前記のグループのプロセッサ(1、2、3および4)間で転送されるデータを除いて、アドレスおよび動作コマンドを前記シスクテムメモリ制御ユニット(15)に転送する分岐システムバスであるアドレス/コマンド転送用バス(17)と、

相互接続用の複数のロジック回路からなるデータチャネ ル制御ユニット(16)と、

前記のグループのプロセッサ(1、2、3および4)の各々に対し単一のチャネルを有し、かつ、前記モジュール(10、11、12、13、113および114)のアドレス指定を行うためのアドレスを除いて、前記のグループのプロセッサ(1、2、3および4)と前記モジ 30ュール(10、11、12、13、113および114)との間、および、前記のグループのプロセッサ(1、2、3および4)間でデータを転送するための二地点間接続用チャネルである複数のデータチャネル(I/O(i)、例えば、I/OD1、I/OD2、I/OD3およびI/OD4)とを備え、

該複数のデータチャネル(I/O (i))の各々は、、 前記のグループのプロセッサ (1、2、3 および4) の 一つを、前記データチャネル制御ユニット (16) に対 し個別に接続し、

前記マルチプロセッサ・システムは、さらに、

前記システムメモリ制御ユニット(15)により前記モジュール(10、11、12、13、113および114)のアドレス指定を行うために、前記アドレス/コマンド転送用バス(17)および前記モジュール(10、11、12、13、113および114)に接続されるメモリアドレス用チャネル(18)と、

前記モジュール(10、11、12、13、113および114)を前記データチャネル制御ユニット(16) に連結するために、該モジュール(10、11、12、 13、113および114)に対し入力/出力転送を行うメモリデータ入力/出力チャネル(19)とを備え、該データチャネル制御ユニット(16)は、前記複数のデータチャネル(I/O(i))を前記メモリデータ入力/出力チャネル(19)に選択的に接続すると共に、該複数のデータチャネル(I/O(i))自身間を選択的に接続するために、前記システムメモリ制御ユニット(15)により制御され、

前記マルチプロセッサ・システムは、さらに、

10 前記アドレス/コマンド転送用バス(17)を介して、 該アドレス/コマンド転送用バス(17)上の前記プロ セッサ(1、2、3および4)に送出されるような順序 立ったかつ関連するコマンドおよびアドレスを受信する 制御ロジック回路を、前記システムメモリ制御ユニット (15)内に備えており、

該システムメモリ制御ユニット(15)は、

前記コマンドの実行のために必要なリソースと、必要な 時間における該リソースの使用可能性とを指定し、

さらに、前記の関連するコマンドおよびアドレスを前記 20 メモリアドレス用チャネル(18)上に転送し、同時 に、前記リソースが使用可能な場合に、一つのモジュー ルを選択するための信号を前記メモリアドレス用チャネ ル(18)上に転送し、

そして、前記複数のデータチャネル(I / O (i))自身間の選択的な相互接続、および、該複数のデータチャネル(I / O (i))と前記データチャネル制御ユニット(16)における前記メモリデータ入力/出力チャネル(19)との相互接続に関する指示と時間規定を行うことを特徴とするマルチプロセッサ・システム。

- 7 【請求項2】 前記データチャネル制御ユニット(16)が、入力データを保持するためのレジスタ(37、42)およびDI1用レジスタ(49)を有しており、該レジスタ(37)は、該データチャネル制御ユニット(16)と結合する前記メモリデータ入力/出力チャネル(19)に接続されると共に、該レジスタ(42)および該DI1用レジスタ(49)は、該データチャネル制御ユニット(16)と結合する前記データチャネル(I/O(i))に接続される請求項1記載のマルチプロセッサ・システム。
- 40 【請求項3】 前記データチャネル制御ユニット(16)が、該データチャネル制御ユニット(16)から出力されるデータを保持するためのDO1用レジスタ(44)およびレジスタ(62)を有しており、該DO1用レジスタ(44)は、該データチャネル制御ユニット(16)と結合する前記データチャネル(I/

ユニット (16) と結合する前記データチャネル (I/O(i)) に接続されると共に、該レジスタ (62) は、該データチャネル制御ユニット (16) と結合する前記メモリデータ入力/出力チャネル (19) に接続される請求項2記載のマルチプロセッサ・システム。

【請求項4】 前記メモリデータ入力/出力チャネル

50

(19) が、多数の並列形式の前記データチャネル (I/O(i)) と同じ並列性を有しており、

前記データチャネル制御ユニット(16)が、

該データチャネル制御ユニット(16)と結合する前記 データチャネル(I/O(i))の各々に対し、連続し て受信した複数のデータを累算するためのカスケード接 続形式の複数のレジスタと、

該複数のデータを、前記の出力データを保持するための レジスタ (62) に転送すると共に、前記メモリデータ 入力/出力チャネル (19) に転送する手段とを有する 10 請求項3記載のマルチプロセッサ・システム。

【請求項5】 前記データチャネル制御ユニット (16)が、

前記メモリデータ入力/出力チャネル(19)における前記の入力データを保持するためのレジスタ(42)と、前記データチャネル(I/O(i))の一つに出力されるデータを保持するためのDO1用レジスタ(44)との間で各々結合するマルチプレクサ(31)を有しており、

該マルチプレクサ (31) は、前記の入力データを保持 20 するためのレジスタ (42) 内に保持されたデータ中の連続する部分を、前記データチャネル (I/O(i)) の一つに出力されるデータを保持するためのDO1用レジスタ (44) に転送する請求項4記載のマルチプロセッサ・システム。

【請求項6】 前記マルチプレクサ(31)が、複数の グループの入力を有しており、

該複数のグループの入力の各々は、前記データチャネル (I/O(i))の一つから入力されるデータを保持するための複数のレジスタの一つと結合する請求項5記載 30 のマルチプロセッサ・システム。

【請求項7】 前記システムメモリ制御ユニット(15)が、前記プロセッサ(1、2、3および4)の前記アドレス/コマンド転送用バス(17)に対するアクセスの調整を行うアービトレーション用ロジック(70)を有する請求項1記載のマルチプロセッサ・システム。

【請求項8】 前配システムメモリ制御ユニット (15)が、

前記プロセッサ(1、2、3および4)の複数のグループ中の第1番目の要求に応じて、前記モジュールから読 40 み出されるデータの項目のモディファイを行うための介在要求信号を、前記の複数のグループのプロセッサ(1、2、3および4)から受信し、かつ、前記プロセッサ(1、2、3および4)の複数のグループ中の第2番目から眩複数のグループ中の第1番目に供給されるようなモディファイされた一つの単位のデータを転送するように、前記データチャネル制御ユニット(16)を制御する手段を有する請求項7記載のマルチプロセッサ・システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、共用メモリを有するマルチプロセッサ・システムに関する。 高性能のデータ処理システムを実現するために、タスクを分割することによって複数のプロセッサが複数の処理を同時に遂行するようなマルチプロセッサのアーキテクチャを利用することは、一般に知られている。

【0002】複数のプロセッサ間での協働を実現するためには、これらのプロセッサ同士が情報やメッセージを交換することが必要であり、かつ、これらのプロセッサが同じデータに対し作用し得ることも必要である。これらのプロセッサは、それゆえに、適切な通信チャネルによって互いに接続され合うと共に、少なくとも1つの動作メモリに対しそれぞれ接続されなければならない。

【0003】さらに、マルチプロセッサのアーキテクチャの手法は、大きな容量と低いコストを有する動作メモリを提供するが、この動作メモリは、複数のプロセッサの各々の動作時間よりもはるかに長い読み書き用の時間を必要とすることもまた、一般に知られている。このため、プロセッサにより提供される能力を充分に利用することができるように、速度の速い局所的メモリ(Local Memory)、または、ある程度の限られた容量を有するキャッシュメモリが用いられる。このようなメモリの各々は、1つのプロセッサと、個々にかつ独立にアドレス指定可能な複数の動作メモリに接続される。

【0004】このような構成では、アドレス指定可能な動作メモリのスペースは、幾つかのユニット間、または、インタリーピング(Interleaving)の規準によるメモリのパンク間に配分される。このインタリーピングの規準は、幾つかのプロセッサによる複数のメモリへのアクセスにおける「争い(Conflict)」の確率を最小限に抑える

【0005】比較的高速のアクセスが要求される場合、動作メモリ内に記憶されたデータが繰り返し使用されるように、速度の速い局所的メモリが採用される。しかしながら、この場合は、コヒーレンスの問題が生じてくる。すなわち、英国系(アングロサクソン系)の用語を使用すれば、データの「無矛盾性(Consistency)」の問題が生じてくる。

【0006】また、幾つかのメモリモジュールを採用した場合には、各種のプロセッサと各種のメモリモジュールとの間で相互接続の問題が生じてくる。

[0007]

【従来の技術および発明が解決しようとする課題】従来は、少なくとも部分的に前述の問題を解決するような、下記の2つのアーキテクチャによるアプローチが提示されている。

1) 1 つめのアーキテクチャは、「バス」のアーキテクチャ、すなわち、分岐方式による通信チャネルである。

50 【0008】この場合、システム内のすべてのプロセッ

サ、および、すべてのメモリは、単一のシステムバスに 接続される。この単一のシステムバスは、タイムシェア リング式のリソースを構成する。このようなリソースに 対し、上記のプロセッサ、そして、おそらくは、上記の メモリが、限られたかつ重複しない時間間隔でもって互 いに競合し合うことにより、アクセスを行う。

【0009】さらに、システムバスへのアクセスは、各種のユニットの要求に応じ、単一のアーピトレーション用ロジック、または、配分されたタイプのアーピトレーション用ロジックによって割り当てられる。このような 10 アクセスの構成では、前もって確立されている規準に従っているので、アクセスにおける争いの問題が解消される

【0010】この種のアーキテクチャは、基本的に、次のような2つの好都合な点を有する。1番目は、2つのユニットを相互に接続するための動作は、すべてシリアル形式にて行われ、かつ、お互いに決まった順番で実行されることである。このために、通信処理の管理が簡単になる。

【0011】2番目は、システムパスに接続されるすべ 20 てのプロセッサが、システムパス上で起こるトランザク ション(Transaction)をすべて把握できることであ る。このために、比較的簡単な「詮索動作(スヌーピン グ: Snooping)」、すなわち、監視機構を用いること により、リアルタイムにてデータの無矛盾性を保証する ことが可能になる。

【0012】しかしながら、一方で、上記のアーキテクチャには、次のような限界、すなわち、不都合な点があることを考慮に入れなければならない。すなわち、システムバスの各々のワイアが、多数の入力負荷および出力負荷に接続されている点と、負荷に適した電力を有し、それゆえに、比較的速度の遅いドライバ回路が、種々のワイア上の信号の各々に対して必要になる点である。

【0013】さらに、このような負荷が本質的に有する 容量性の性質が、転送され得る信号の周波数を制限す る。それゆえに、情報の伝達の速度、すなわち、システ ムパスの「転送速度」も、負荷の容量性の性質により制 限される。幾つかのユニット間の読み書き動作において 同じリソースを共用することは、アクセスの争いが増え ることを意味し、この結果として、応答の問題が増加す 40 る。換言すれば、バスに対するアクセスを待つこと、お よび、可能性があり、かつ、このアクセスの後に続くよ うな要求された情報の受け取りを待つことが増えてく る。アクセスの応答時間は、メモリユニットの応答の遅 さによってばかりでなく、起こり得るアクセスの争いに よっても決定される。このアクセスの争いの可能性が高 くなればなるほど、パスに沿って重要な情報を転送した りこの情報を持ち出したりするのに必要な時間が長くな る。このために、パスが空いている時間が多くなる。

【0014】1)2つめのアーキテクチャは、「クロスバ 50 モジュールとを備えている。これらの共用メモリは、個

ースイッチ」のアーキテクチャ、すなわち、クロスパー・アーキテクチャによる接続である。この場合、互いに交差する複数の通信チャネルにより、複数のプロセッサおよび複数のメモリが、対になって相互に接続される。そして、スイッチを選択的に閉じることにより、対をなすプロセッサおよびメモリが、選択的にかつ相互に接続される。

【0015】この種のアーキテクチャは、基本的に、次のような2つの好都合な点を有する。1番目は、個々のチャネルにおいて、より多くの対をなすユニットが同時に相互通信を行うことができる。2番目は、マトリクス形式による相互通信により、種々の通信ラインのRC負荷を軽減することができる。

【0016】このような好都合な点により、比較的低消費電力の制御回路を用い、比較的高い周波数にてシステムを動作させることが可能になる。この種のアーキテクチャにより達成され得る転送速度は、非常に高い。その理由として、このアーキテクチャにて転送される信号の周波数が比較的大きくなり得ること以外に、多くの同時かつ並列になされる転送が存在することが挙げられる。さらに、対をなして相互に接続されるユニットは、一般に、幾つかの連続するトランザクションによって保持されており、かつ、このトランザクションによって保持されており、かつ、このトランザクションのチャネル形成、すなわち、「パイプライン形成」を可能にする。さらに、上記のユニットは、リソースが占有される時間の大部分に対し、応答時間の問題を生じさせることなく達成され得る転送速度をさらに増加させる。

【0017】しかしながら、一方で、上記のアーキテクチャにおいてもなおかつ、次に記載するように、深刻な不都合な点がある。すなわち、多くの対をなす相互接続部における同時転送が、複数のプロセッサ間の「詮索動作」を妨げる点と、幾つかのメモリ内、すなわち、幾つかの記憶ユニット内にデータが複製されるような環境では、データのコヒーレンスの程度が悪くなる点である。

【0018】データのコヒーレンスを保証するために、 (少なくともアドレスの)同時転送を否認することが必要である。信号の「経路規定 (routing)」や、各構成要素の終結点や、相互接続の管理の問題は、非常に煩雑なものになる。本発明は、上記問題点に鑑みてなされたものであり、高性能のデータ処理システムを実現するために、幾つかのプロセッサおよびメモリに対し比較的高速のアクセスが実行されると共に、データのコヒーレンスが充分保証されるようなマルチプロセッサ・システムを提供することを目的とするものである。

[0019]

【課題を解決するための手段および作用】前記目的を達成するために、本発明の主題を構成するマルチプロセッサ・システムは、複数のグループのプロセッサと、これらのプロセッサと通信する複数の共用メモリを構成するモジュールとを備えている。これらの共用メモリは、個

々にアドレス指定が可能な複数のモジュールにより構成 される。モジュールとプロセッサとの通信は、アドレス およびコマンドを転送するためのシステムパス(すなわ ち、分岐接続パス)を介して行われると共に、二地点間 データ転送用チャネルを介して行われる。この二地点間 データ転送用チャネルは、各プロセッサをデータ・クロ スパー相互接続用ロジックに対し個々に接続する。

【0020】本発明によれば、パスシステムのアーキテ クチャの利点と、クロスパーのアーキテクチャの利点と を兼ね備えたハイブリッド方式のアーキテクチャが実現 10 される。このようなハイブリッド方式のアーキテクチャ は、同じプロセッサおよびメモリ間の幾つかの転送の際 に、順序立ったパイプライン構成を可能にする。

【0021】さらに、上記のハイブリッド方式のアーキ テクチャは、個々のプロセッサおよびメモリ間の二地点 間データ転送用チャネルの負荷を軽減する。このため に、高い周波数にて動作することが可能になる。さら に、上記のハイブリッド方式のアーキテクチャは、異な るリソースを含むような並列形式の転送を可能にする。

【0022】さらに、上記のハイブリッド方式のアーキ 20 テクチャは、メモリへのアクセスが、連続して順番通り に行われることを可能にする。さらに、上記のハイブリ ッド方式のアーキテクチャにおいて、局所的メモリまた はキャッシュメモリ内でデータが複製される場合、全て の処理過程で、アドレス用チャネルとデータの無矛盾性 に関する「詮索動作」をリアルタイムにて遂行すること ができる。

【0023】本発明の他の態様によれば、共用メモリを 構成するモジュール、すなわち、メモリモジュールが、 動作時間の部分的な重ね合わせにより動作するように、 これらのメモリモジュールが個々に独立して制御され る。それゆえに、これらのメモリモジュールは、独立の メモリユニットとして、システムバスまたはアドレスバ スに接続された共通のシステムメモリ制御ユニットを介 しアドレス指定がなされる。

【0024】このシステムメモリ制御ユニットはまた、 システムバスに対するアクセスを行うためのアーピトレ ーション用ロジックとして機能する。このようにして、 複数のプロセッサおよびシステムメモリ制御ユニットに に他の態様によれば、データ・クロスパーのロジック、 すなわち、データチャネル制御ユニットは、共用メモリ およびプロセッサの両方に対し、入力/出力レジスタを 備えている。

【0025】カスケード形式で一つのレジスタから他の レジスタへ転送を行う構成では、幾つかの転送は、並列 に行うことができる。さらに、データ・クロスバーが、 単一のデータチャネルを介してのメモリとのデータ交換 を行うための収集部として機能する場合であっても、転 送時間の部分的な重ね合わせにより、メモリに対する

「パイプライン形成」が可能である。

【0026】このようなチャネルは、データの転送速度 を制限することのないノードを形成する。なぜならば、 ノードを介してのデータ転送に必要な時間は、転送速度 の制限内に収まる程度に充分短いからである。本発明の さらに他の態様によれば、相互接続用ロジックは、バッ ファ用レジスタ(または、パッファ)以外に、メモリお よび各種のプロセッサに対する接続に応じて異なる並列 性を有するようなチャネルを備えている。さらに詳しく いえば、メモリとデータ・クロスパーとの間では、N× Mバイトであるのに対し、データ・クロスバーとプロセ ッサとの間では、たったNパイトである。

【0027】すなわち、メモリとデータ・クロスパーと の間の情報転送は、N×Mパイトのプロックに対し同時 行われる。これに対し、データ・クロスパーとプロセッ サとの間の情報転送は、各々の期間でNパイトのデータ ブロック中の1プロックを転送させることにより、M個 の連続する位相にてシリアル形式で動作を続けることで 実行される。

【0028】このようなシリアル形式の転送は、応答の 問題を生じさせない。なぜならば、データ・クロスバー とプロセッサとの間の接続は、一方向性のものであり、 相互干渉が起こらないからである。上記の構成では、プ ロセッサの並列性に比べてメモリの並列性が相対的に高 いので、より高速で動作させるためのあり得るプロセッ サの要求に対し、メモリ容量の一部またはそのすべてを あてがうことができる。これと共に、各種の電気的構成 部品またはユニットの端子の数、および、種々のユニッ ト間の受動接続を、許容され得る上限内に収めることが できる。

【0029】このような端子の数の制限は、経済上の都 合、すなわち、多数の入力/出力端子を有する電気的構 成部品の工業的な実用性によってのみでなく、標準の通 信パスの使用が可能なインタフェースを有するような製 品として使用可能な電気部品を用いることの便利さによ っても、付与されるべきものである。実際に、インタフ ェースのレベルにおいて、本発明のマルチプロセッサ・ システムの主題の基礎をなすような前述のハイブリッド 方式のアーキテクチャでは、例えば「VMEまたはFU 対するアドレスパスの負荷は軽減される。本発明のさら 40 TURE BUS」タイプの一般的な標準パスが使用さ れている。

[0030]

【実施例】本発明の特徴および利点は、下配に示すよう な添付図面を参照しながらの発明の好適実施例の説明か ら、さらに明確になるであろうと思われる。以下、添付 図面(図1~図7)を用いて本発明の実施例を詳細に説 明する。図1は、本発明の一実施例に従って構成される アーキテクチャおよび共用メモリを有するマルチプロセ ッサ・システムを示す概略的なプロック図である。

【0031】図1のシステムは、複数のプロセッサ1、

2、3および4を備える。これらのプロセッサ1、2、3および4には、それぞれ、バッファメモリ6、7、8 および9が設けられている。さらに、図1のシステムは、複数のモジュール10、11、12、13、113 および114 (おそらくは、モジュールの数は、プロセッサの数よりも多いであろう)により構成されるシステム・メモリ5と、予め定められた周波数のタイミング信号を生成するタイマ・ユニット(TIM UNITと略記されることもある)14とを備える。なお、図1では、上記モジュール10、11、12、13、113お 10よび114を、それぞれ、モジュールA、モジュールB、モジュールC、モジュールD、モジュールE、およびモジュールPと表示している。

【0032】さらにまた、図1のシステムは、共用メモリならびにシステムバスのアービトレーションを制御するためのシステムメモリ制御ユニット(SMCユニットと略記されることもある)15と、ロジック回路からなるデータチャネル制御ユニット16、すなわち、データ・クロスバー(DCBと略記されることもある)とを備える。

【0033】プロセッサ1、2、3および4は、一緒に して接続され、さらに、アドレスおよびコマンドを転送 するためのアドレス/コマンド転送用バス(ACBUS と略記されることもある) 17を介してシステムメモリ 制御ユニット15に接続される。このアドレス/コマン ド転送用バス17の適切なワイヤを介し、かつ、一般の アービトレーションおよび通信プロトコルを用い、上記 の各プロセッサは、パスに対するアクセス要求信号AB REQ(図3)をSMCユニット15に送る。さらに、 この各プロセッサは、バス許可信号ABGRANT(図 3)を個々に受け取る。その後、このパス許可信号AB GRANTは、アドレス/コマンド転送用パス17を有 効に占有し、さらに、メモリアドレスと下記のような複 数の信号をSMCユニット15に送る。これらの複数の 信号とは、例えば、読み出し、書き込み、または、別の 種類の動作(例えば、図3のRWIM)のような、要求 される動作を識別するための信号である。

【0034】システムバスであるアドレス/コマンド転送用バス(ACBUS)17は、分岐方式の通信チャネルを構成する。ただし、必ずしもそうである必要はない40が、おそらくは、バスに対するアクセス要求信号ABREQ、対応するバス許可信号(バス許可応答)ABGRANT、および、種々のプロセッサの状態信号は、例外になるであろう。この場合、プロセッサの状態信号は、好ましくは、プロセッサの各々とユニット15との間で、二地点間接続方式により交換がなされる。

【0035】ユニット15は、メモリアドレス用チャネル (MADDRと略配されることもある) 18を介して、読み書き用アドレスと、この後に続く適切なタイミング・コマンド (STARTA、STARTB、STA 50

RTC、STARTD、STARTE、およびSTARTF)をシステム・メモリ5に転送する。このタイミング・コマンドは、アドレスに応じて、各種のモジュール(メモリモジュール)10、11、12、13、113 および114中の一つを選択し、始動させる。

10

【0036】これらのモジュール10、11、12、13、113および114の各々においては、アドレスがチャネル(MADDR)18上に存在する時間が、ある程度制限されている場合でも、レジスタARが、必要な時間のすべてにわたって読み書き用アドレスを保持する。また一方で、データの転送は、二地点間接続により行われる。この二地点間接続は、プロセッサ1、2、3および4の各々と、メモリデータ入力/出力チャネル(MDATと略記されることもある)19との間で、あるいは、対をなすプロセッサ間で、データチャネル制御ユニット(DCB)16により、ユニット15から受信されるタイミング・コマンドに基づき選択的に形成される。

【0037】さらに、モジュール10、11、12、12、3、113および114の各々では、レジスタDWが、書き込むベきデータの1単位を保持する。このようなデータは、書き込み動作に必要な時間のすべてにわたってメモリデータ入力/出力チャネル(MDATと略記されることもある)19から受信される。図1においては、プロセッサ1、2、3および4は、それぞれ、複数のデータチャネルI/OD1、I/OD2、I/OD3およびI/OD4を介してデータチャネル制御ユニット(DCB)16に接続される。

【0038】システム全体の動作は、同期形式で遂行さ 30 れる。この場合、各種のユニットは、すべて、タイマ・ユニット14により生成される周期的信号CKに基づき クロック制御がなされる。図2は、図1のアーキテクチャのデータチャネル制御ユニットの具体的構成例を示す 概略的なプロック図である。ここでは、図1のデータチャネル制御ユニット16を集積回路により構成している。なお、これ以降、前述した構成要素と同様のものについては、同一の参照番号を付して表すこととする。

【0039】ここで、データチャネルが一つの集積回路として形成される程度にこのデータチャネルの類似性が充分高い場合は、データチャネル制御ユニット16は、同じ構成の複数の集積回路として形成され得る。これらの複数の集積回路は、一般に知られている「ビットスライス構成」の概念、すなわち、ビット群によるロジック回路の分割に従って作製される。

【0040】データチャネル制御ユニット16は、基本的に、下記の5種の構成要素を備える。1つめの構成要素は、データチャネルI/OD1、I/OD2、I/OD3およびI/OD4よりデータをそれぞれ入力するための4つのグループの受信部21、22、23および24である。

【0041】2つめの構成要素は、データチャネルI/OD1、I/OD2、I/OD3およびI/OD4上にデータを取り込むための4つの制御回路、すなわち、ドライバ25、26、27および28である。3つめの構成要素は、メモリデータ入力/出力チャネル19上にデータを取り込むための単一のグループのドライバ29である。

【0042】4つめの構成要素は、メモリデータ入力/ 出力チャネル19からやって来るデータをデータチャネ ル制御ユニット16に入力するための単一のグループの 10 受信部35である。5つめの構成要素は、5個のマルチ プレクサ30、31、32、33および34である。

【0043】マルチプレクサ30の入力は、4つのグループの受信部21、22、23および24の出力に接続される。さらに、上記マルチプレクサ30の出力は、単一のグループのドライバ29に接続される。このような接続を行うことにより、ドライバ29がイネーブルの状態になった場合に、メモリデータ入力/出力チャネル(MDAT)19に対し複数のデータチャネルI/OD(i)の中の一つを選択的に接続することが可能になる。ここで、I/OD(i)中の記号(i)は、便宜上付加しているだけであり、省略されることもある。あるいは、既述のように、I/OD(i)の代わりにOD1、I/OD2、I/OD3およびI/OD4のように表すこともある。

【0044】その他のマルチプレクサ31、32、33 および34の各々は、データチャネルI/OD(i)の中の一つと関係し、かつ、4組の入力を有する。さらに、これらの入力の各々は、受信部35、21、22、23および24の出力に接続される。ただし、この場合、各受信部がそれぞれ関係するデータチャネルI/OD(i)を有する受信部の出力への接続は除外される。

【0045】さらに、上記マルチプレクサ31、32、33および34の出力は、それぞれ、ドライバ25、26、27および28の入力に接続される。このような接続を行うことにより、メモリデータ入力/出力チャネル(MDAT)19をデータチャネルI/OD(i)の中の一つに接続し、かつ/または、おそらくは同時に、2つのデータチャネルI/ODを一緒に接続することが可能になる。

【0046】マルチプレクサおよびドライバの動作は、デコーダ36により生成される適切なコマンドSEL 1、…SELNに従って制御される。この場合、これらのコマンドに対し、周期的信号CKに基づきクロック制御がなされる。ここで、例えば、次のようなことが可能となる点に直ちに注意すべきである。すなわち、データの衝突なしで、データのソースとしてのデータチャネルI/OD1が、メモリデータ入力/出力チャネル(MDAT)19と、他のデータチャネルI/OD(i)の中の一つに接続されるか、または、データのソースとして

のデータチャネルI/OD1が、2つのデータチャネルI/ODに一緒に接続されるかし、さらに、第3のデータチャネルI/ODがメモリデータ入力/出力チャネル19に接続されることである。図3は、図1のアーキテクチャのシステムメモリ制御ユニットの具体的構成例を示す概略的なブロック図である。ここでは、システムメモリ制御ユニット15に接続されるシステムパスのアーピトレーションの構成も一緒に例示することとする。この場合も、システムメモリ制御ユニット15を集積回路

12

【0047】図3において、システムメモリ制御ユニット15は、システムバスに対するアクセスを調整するためのアービトレーション用ロジック(ABUS ARB UNITと略記されることもある)70と、有限状態ロジック72(STATEMACHINEと略記されることもある)と、一対のレジスタ73、74と、デコーダ75と、論理和(OR)回路76とを備える。

により構成することができる。

【0048】通常のタイプのアービトレーション用ロジック70は、その入力において、種々のプロセッサ間の二地点間接続方式により、パスに対するアクセス要求信号ABREQ(i)(記号(i)は、通常、省略される)を受け取る。さらに、ごく一般的な方法を用いて、周期的信号CKにより制御されるタイミングに従い、複数の二地点間接続の一つに応答のパス許可信号ABGRANT(i)(記号(i)は、通常、省略される)を送り込むことにより、システムパスへのアクセスを許可する。このパス許可信号ABGRANT(i)の送り込みは、種々のプロセッサに対し、一連のタイムベースにおける一つの期間毎に行われる。

【0049】上記アーピトレーション用ロジック70 は、好ましくは、システムメモリ制御ユニット15の集 積回路の一部であるが、公知の方法に従ってプロセッサ 全体に配分されるアービトレーション用ロジックに置き 換えることもできる。この場合、アービトレーション用 信号は、分岐接続方式により交換することができる。上 記ユニット15は、システムパスであるアドレス/コマ ンド転送用パス(ACBUS) 17を介し、遂行すべき 動作を規定するコマンド信号を受け取る。特に、このコ マンド信号として、要求される動作が読み出し動作であ るか、または書き込み動作であるかを示す信号RWと、 40 読み出されるデータの単位をモディファイ (Modify) す るという意図の下での読み出し動作を示す信号RWIM が挙げられる。実際に存在するような他のコマンドは、 本発明の発明の範囲外にあるので、それらをすべて理解 する必要はない。

となる点に直ちに注意すべきである。すなわち、データ 【0050】これらのコマンドがシステムパスに転送されて、データのソースとしてのデータチャネル れた後に、どこで動作が遂行されるべきかを示すメモリエ/OD1が、メモリデータ入力/出力チャネル(MD アドレスが転送される。ここで、プロセッサがパスへのAT)19と、他のデータチャネルI/OD(i)の中 アクセスを獲得した後においてのみ、コマンドおよびアの一つに接続されるか、または、データのソースとして 50 ドレスがシステムパスに送り込まれることに注意すべき

である。さらに、他の動作の遂行に既に関係しているか もしれないようなリソース(例えば、メモリモジュル) を、共同して使用することができることにも注意すべき である。

【0051】この場合、リソースが空き状態になるのを 待つ間にシステムバスが占有されたままになるのを避け るために、システムメモリ制御ユニット15は、コマン ドおよびアドレスの内容を分析した後にリトライ信号R ETRYに応答する。このコマンドが拒否された場合、 要求中のプロセッサは、上記のコマンドを再提示するよ 10 うに案内される。

【0052】このようにして、上記のコマンドは、必要 なリソースが使用可能なときのみ実行される。このため に、コマンドが実行される場合には、関係するリソース の実行速度に依存するような予め定められた時間で実行 され得ることが保証される。したがって、メモリからデ 一夕を読み出す場合に、このメモリから供給されるデー タの順番は、コマンドが受け入れられた順番と同じ順番 になる。

[0053] システムメモリ制御ユニット15から受信 20 されたコマンドおよびアドレスは、レジスタ73に保持 される。このレジスタ73は、周期的信号CKに基づき クロック制御がなされ、かつ、デコーダ75により復号 化される(デコーダ75の入力は、レジスタ73の出力 に接続される)。基本的に、上記デコーダは、アドレス およびコマンドに基づき、どのモジュール(モジュール A、モジュールB、モジュールC、モジュールD、モジ ュールE、またはモジュールF) を使用すべきか、およ び、要求されている動作が書き込み動作(書き込み信号 R)であるか否かを決定する。上記デコーダはまた、ア ドレスに応じて、メモリに対し予め定められていないデ ータの転送を指定する。ただし、信号 I / Oにより指定 されている複数のプロセッサの一つは、例外とする。

【0054】デコーダからの出力信号は、有限状態ロジ ック72に伝達される。この有限状態ロジック72は、 周期的信号CKに基づきクロック制御がなされる。さら に、上記の有限状態ロジック72は、周期的信号CKの 各周期に対し、前に受信した信号の関数として進行す る。既に述べたように、リトライのメカニズムの結果と してプロセッサにより要求される各動作が実行される場 40 合には、この各動作は、予め定められた時間で実行され る。それゆえに、有限状態ロジック72は、ある時期に 受信した信号に基づいて動作することが可能になり、こ の結果として、現在のクロック周期とこれに続くクロッ ク周期におけるリソースの状態の痕跡を保持することが できる。

【0055】それゆえに、有限状態ロジック72は、そ の出力において、イネーブル信号ENを提供する。この イネーブル信号ENは、予め定められた必要な時間の期 間で必要なリソースが使用可能になる場合にのみ、レジ 50 の場合、モディファイされた結果として更新されたデー

スタ73に存在するアドレスおよびコマンドを出力側の レジスタ74にローディングすることを可能にするもの である。

【0056】レジスタ74は、アドレスおよびコマンド 以外に、信号A、B、C、D、EおよびFによってもロ ーディングがなされる。ある時期においては、信号A、 B、C、D、EおよびFの中の一つのみが権利を主張す る。そして、この一つの信号がメモリアドレス用チャネ ル(MADDR)18上のシステム・メモリ5に送られ たときに、この一つの信号は、相互に排他的な方式によ り、複数のモジュール中の一つを選択して始動させる (始動信号STARTA、STARTB、START C、STARTD、STARTE、およびSTART F) .

【0057】さらに、始動信号により開始したメモリの 動作に応じて、有限状態ロジック72は、チャネル20 を介し、データチャネル制御ユニット16(図1)を制 御するために適切に時間調整がなされたコマンドを転送 する。読み出し動作の場合には、最終的に、コマンド (排除信号) OENA、B、C、D、EおよびFに応じ て、選択されたモジュールが、メモリデータ入力/出力 チャネル19上に読み出し後のデータを転送することが 可能になる。

【0058】このような結果は、読み出し動作の期間に おいて、「詮索動作」の後に「介在(Intervention)」 が起こらないという条件下で生じ得る。このことは、こ れから考察することとする。キャッシュメモリによるデ ータ複製機能を有するマルチプロセッサ・システムにお いては、データの無矛盾性は、基本的に、下記の2つの アプローチにより保証される。

【0059】(1) 1番目のアプローチ…モディファイが なされた各データを、即刻メモリ内に書き込むこと、す なわち、ライトスルー (Write Through)。

(2) 2番目のアプローチ…機会が生じたときのみ、モデ ィファイがなされた各データを延期形式にて書き込むこ と(ライトバック(Write Back)、またはコピーバック (Copy Back)) .

【0060】1番目のアプローチは、データの1単位が プロセッサ内のキャッシュメモリによりモディファイさ れる度に、メモリへの書き込みを要求する。すなわち、 この1番目のアプローチは、パスおよびメモリ・リソー ス(例えば、メモリモジュル)を相当な期間使用するこ とを意味する。したがって、このようなアプローチは、 実用上好ましくない。

【0061】2番目のアプローチにおいては、すべての プロセッサが、メモリに送られてくる読み出しの要求を 監視することにより、モディファイされた形でキャッシ ュメモリ内に存在するデータの1単位が上記の読み出し に関係するか否かを検査することが前提条件となる。こ 17.

る。

16

タのコピーは、キャッシュメモリ内に存在しない。

【0062】上記の2番目のアプローチでは、モディフ ァイされたデータが存在するキャッシュメモリを有する プロセッサは、現在の状況を他のプロセッサに通知し、 さらに、要求されたデータを必要とするプロセッサにデ ータを送らなければならない。そして、このプロセッサ のデータは、対応するメモリ内で、送られてきたデータ に置き換えられる。このときに、コマンド(排除信号) OENA、B、CおよびDを送出しないことで、メモリ の出力が阻止される。

【0063】好ましくは、システムメモリ制御ユニット 15は、2番目のアプローチにより動作するようになっ ている(しかしながら、このユニット15は、1番目の アプローチにより動作するように容易に調整できる)。 この2番目のアプローチでは、プロセッサ間の「詮索動 作」の信号の交換が簡単に行える。このような動作を遂 行するために、システムメモリ制御ユニット15は、種 々のプロセッサから、二地点間接続を通して、状態信号 SNOOP OUT(i)を受け取る。これらの状態信 号SNOOP OUT (i) は、種々のプロセッサか ら、適切なタイミングにより送られる。上記の状態信号 SNOOP OUT (i) は、システムパス (ACBU S) 上に存在する読み出し要求が、キャッシュメモリ内 にないデータに関係しているか (SNOOP OUT= NULL (データなし))、または、キャッシュメモリ 内に存在して有効であり、それゆえに、少なくとも一つ のメモリと共用するようなデータに関係しているか(S NOOPOUT=SHARED(共有))、または、キ ャッシュメモリ内に存在し、かつ、メモリ内に含まれる データに関してモディファイされるようなデータに関係 30 Kの状態およびレベルを表している。 している (SNOOP OUT=MODIFY (モディ ファイ))ことを通知することを目的とする。

【0064】上記の状態信号SNOOP OUT(i) はまた、次のような理由により、「詮索動作」を遂行す ることが不可能になることを示すこともできる。例え ば、プロセッサが動作中であるという理由か、または、 プロセッサ間でデータが転送される場合は、転送データ が受信できないという理由が考えられる。上記のいずれ の理由によっても、トランザクジョンが完了しないため に、このトランザクジョンを繰り返すことが必要である (SNOOP OUT=RETRY (リトライ))。

【0065】これらの信号は、有限状態ロジック72に より受信される。この有限状態ロジック72は、システ ムの状態と、制御の対象となる動作とを規定する際に、 これらの受信した信号を考慮する。これから詳細に述べ ることではあるが、受信した信号が「MODIFY」を 示す場合には、プロセッサは、モディファイ動作を遂行 する必要があることをシステムメモリ制御ユニット15 に確認した後に、データチャネルI/OD(i)上にデ ータの1単位を提供するために介在しなければならな

【0066】さらに、有限状態ロジック72は、チャネ ル20を介し、データ・クロスパー(DCB)の種々の 点間で確立すべき接続を適切に制御する。既に進行中の トランザクションにおいてリソースを使用する際に争い が生じた場合には、上記の有限状態ロジック72は、介 在の要求に対し最も高い優先権を与える。上記の有限状 態ロジック72は、リトライ信号RETRYを提示する ことにより、現在のトランザクションを停止させ、さら 10 に、動作が繰り返されなければならないことを通知す

【0067】さらに、種々のプロセッサから受信された 状態信号SNOOP OUT (i) は、論理和回路76 内で一緒にされる。この論理和回路76はまた、必要で あることが提示された場合には、有限状態ロジック72 からリトライ信号RETRYを受信する。さらに、上記 の論理和回路76は、出力信号ARESPを生成する。 この出力信号ARESPは、システムパスの分岐接続を 通して種々のプロセッサに転送されると共に、NUL 20 L, SHARED, MODIFY, state TRYK 対応するようなシステムの可能な状態を表示する。

【0068】図4は、図1のマルチプロセッサ・システ ムの動作を説明するためのタイミング図である。ここで は、図1のマルチプロセッサ・システムの動作、特に、 図2のマルチプロセッサ・システム内のデータチャネル 制御ユニット16の動作に関するタイミング・ダイヤグ ラムを簡潔な形で示すこととする。さらに詳しくいえ ば、図1中の周期的信号CKのダイヤグラムは、時間の 推移に対する周期的信号(すなわち、クロック信号)C

【0069】アクセス要求信号ABREQ(i)のダイ ヤグラムは、種々のプロセッサがシステムメモリ制御ユ ニット15に送ることができるようなアクセス要求の状 態を表している。このダイヤグラムは、プロセッサの一 つに関し、幾つかの通信ラインの電気的なレベルを表示 するという意味において、累積的なものである。

【0070】同様に、パス許可信号ABGRANT (i)のダイヤグラムは、システムメモリ制御ユニット 15によって種々のプロセッサに送られる応答信号の状 態が、時間に対しどのように変化するかを累積的に表し ている。アドレス/コマンド転送用バス(ACBUS) のダイヤグラムは、アドレス、および、このアドレスに 関連するコマンド(読み出し/書き込み)を規定する信 号の状態の変化を表している。これらのアドレスおよび コマンドは、プロセッサの各々から、互いに異なる時間 の期間でシステムパス上に転送される。

【0071】状態信号SNOOP OUT (i) のダイ ヤグラムは、種々のプロセッサからシステムメモリ制御 ユニット15に送られる信号の状態に関し、時間に対す る累積的な変化を表している。この変化は、アドレス/

50

コマンド転送用バス(ACBUS)上に存在するアドレスに対し続けられる継続的な監視の結果として見い出される。

17

【0072】出力信号ARESPのダイヤグラムは、シ ステムメモリ制御ユニット15からアドレス/コマンド 転送用バス (ACBUS) の2つのライン上に送出され る信号の状態に関し、時間に対する累積的な変化を表し ている。これらの信号は、アドレスおよび状態信号SN OOP OUT (i) の受信に応答して生成される。上 記の信号に基づき、システムメモリ制御ユニット15 は、動作の実行に必要なリソースが、要求中の時間の期 間では使用不可能であり、それゆえに、再度トランザク ションを要求することが必要になるために、現在関係す るトランザクションが完了しない旨をすべてのプロセッ サに知らせるようにしている。あるいは、上記のシステ ムメモリ制御ユニット15は、現在のトランザクション が、幾つかのプロセッサにより共用されないデータに関 係しているか(NULL)、または、共用されるデータ に関係しているか (SHARED) か、または、プロセ ッサによりモディファイされるデータに関係しているか 20 (MODIFY) をすべてのプロセッサに知らせるよう にしている。

【0073】さらに、システムメモリ制御ユニット15は、予め定められた優先順位の規準に従い、かつ、トランザクションの実行に必要なリソースの時間的な使用可能性に応じて、複数のプロセッサに対する単一のアクセスを許可する(例えば、かなり前ではあるが一番最後にアクセスを獲得しているプロセッサに対し)。メモリアドレス用チャネル(MADDR)のダイヤグラムは、システムメモリ制御ユニット15をシステム・メモリ5に30接続するためのメモリアドレス用チャネル18の状態を表している。

【0074】最後に、データチャネルI/OD(i)のダイヤグラムは、種々のデータチャネルおよびデータチャネル制御ユニット16の状態に関し、時間に対する累積的な変化を表している。認識され得ることではあるが、周期的信号CKは、複数の連続する時間期間、すなわち、クロック周期P1、P2、…P13を規定する。このクロック周期においては、周期的信号であるクロック信号は、最初にレベル"0"であるか、または、確定40したレベルになっている場合(ロジックのレベルと電気的なレベルとの間の関係は、一切ない)には、レベル"1"に変化する。

【0075】図4においては、クロック周期よりも大きくない時間期間内で種々の信号が提示されたり、消失したりする。さらに、各周期の真ん中におけるクロック信号のレベル"0"からレベル"1"への遷移は、信号の状態が安定になってストローブ、すなわち、信号の認識が可能になる瞬間を意味する。上記の約束事に基づき、システムのフェット間で可能な種々のトランザクション

18 が、どのように進行するかを検査することが可能にな ス

【0076】これらのトランザクションには、基本的に、下記の4つのタイプがある。

(1) データの項目を読み出すために、あるプロセッサ i (i は正の整数) により行われるシステム・メモリ 5 へのアクセス: このタイプのトランザクションは、プロセッサによりアクセス要求信号ABREQ(i)を提示し、その後に、アドレスおよび読み出しのコマンドを送ることにより始動する。

【0077】(2) データの項目を書き込むために、ある プロセッサ i により行われるシステム・メモリ5へのア クセス: このタイプのトランザクションは、アクセス 要求信号ABREQ(i)を提示し、その後に、アドレ スおよび書き込みのコマンドを送ることにより始動する.

(3) 他のプロセッサY (Yは正の整数) により始動する 読み出しのトランザクションにおいて、あるプロセッサ iにより行われる介在: この介在は、メモリから読み 出されるデータを置き換える際に、プロセッサYに対し データの項目を供給する目的で遂行される。

【0078】さらに詳しく説明すると、このタイプのトランザクションは、データの項目がモディファイされ、かつ、プロセッサi内で使用可能である旨を、状態信号SNOOP OUT(i)のラインを介してシステムメモリ制御ユニット15に通知することにより始動する。

(4) I/Oメッセージ、すなわち、プロセッサ間で直接 行われる通信: このトランザクションにおいては、あ るプロセッサ I (Iは正の整数)が、例えば、周辺機器 に対する制御機能を遂行するような他のプロセッサYへ 直接にデータの項目を送る。

【0079】このタイプのトランザクションは、アドレスによってメモリの外側のスペースが指定されると共に、プロセッサ(または、信号I/O)が特定されるという理由のみにより、書き込み動作と異なる。ここで、一つの例として、周期P1において一つの(または二つ以上の)アクセス要求信号ABREQ(i)が提示されているような図4のダイアグラムを詳細に考察することとする。

【0080】アービトレーション用のシステムメモリ制御ユニット15がアクセス要求を受け取った場合、このユニット15は、周期P2においてバス許可信号ABGRANT(1)を提示することにより、プロセッサ1に対するアクセスを許可する(図4中のABGRANT(i)の最初の#1)。このアクセスは、予め定められた優先順位の規準に従い許可される。例えば、かなり前にバスへのアクセスを獲得したプロセッサに対しアクセスが許可される。

が可能になる瞬間を意味する。上記の約束事に基づき、 【0081】プロセッサ1がバス許可信号ABGRANシステムのユニット間で可能な種々のトランザクション 50 T(1)を受信した場合、このプロセッサ1は、例えば

モジュールAを指定するためのメモリアドレスをアドレス/コマンド転送用バス (ACBUS) 上に送出する (周期P3)。システムメモリ制御ユニット15は、このアドレスを受け取り、モジュールAが空いていることを確かめる。すなわち、モジュールAが、既に、読み出し動作や書き込み動作に関与していないことを確かめる。そして、受け取ったアドレスをメモリアドレス用チャネル (MADDR) 18上に送出することにより、モジュールAを始動させる。このモジュールAの始動は、適切なモジュール始動信号およびモジュール選択信号を 10 生成することによって実行される。

【0082】さらに、一つの例として、周期P4の期間でアドレス指定がなされることにより始動するモジュールAは、その後の周期P7の期間で、読み出された情報をメモリデータ入力/出力チャネル(MDAT)19上に出力する。換言すれば、上記の例において、読み出しサイクルは、その動作を実行するために4つのクロック周期を必要とする。

【0083】 周期 P 7 の期間では、システムメモリ制御コニット15は、モジュールAからの出力を可能にする。さらに、システムメモリ制御ユニット15は、チャネル20を介してのデータチャネル制御ユニット(DCB)16からの出力を可能にする。この場合、メモリデータ入力/出力チャネル19をデータチャネル1/OD1に接続することにより、モジュールAの出力側からプロセッサ1にデータが転送される。このようにして、プロセッサ1により要求される読み出し動作が完了する。

【0084】周期P4からP7までの期間では、モジュールAに対する他の読み出し動作または書き込み動作が遂行され得ないことは、明らかである。さらに、周期P4の期間では、他のモジュールのアドレスを指定する目的でメモリアドレス用チャネル(MADDR)18を使用することは不可能である。同じように、周期P7の期間では、メモリと他のデータチャネルI/ODとの間で他のデータを転送する目的で、メモリデータ入力/出力チャネル(MDAT)19およびデータチャネル制御ユニット(DCB)16を使用することも不可能である。

【0085】上記のように占有されたリソースの状態は、システムメモリ制御ユニット15の有限状態ロジックにより考慮される。しかしながら、一度モジュールA内で読み出し動作が開始されると、メモリアドレス用チャネル(MADDR)18は、空き状態になる。このために、プロセッサ1とモジュール7との間で開始されるトランザクションの確認を完了させるために何が適しているかを考慮する前に、モジュールB、モジュールC、モジュールD、モジュールE、またはモジュールFに関係する他の動作が始動可能になる。

【0086】周期P3の期間では、システムバスである アドレス/コマンド転送用バス(ACBUS) 17上に 存在するアドレスが、システムメモリ制御ユニット15 50 によってのみでなく、プロセッサ2、3および4によっても受信される。これらのプロセッサ2、3および4は、同じアドレスにより指定される情報が、それぞれのキャッシュメモリ内に存在するか否か、そして、この情報がどのような形(共有、モディファイ等)で存在するかを検査するために配置される。

20

【0087】もし、このような情報が存在しないか、または、共有されているのみであるならば、種々のプロセッサは、周期P4の期間において、システムメモリ制御ユニット15に対し、対応する表示(データなし/共有:NULL/S)を有する状態信号SNOOP OUT(i)を送り込む。さらに、周期P5の期間において、システムメモリ制御ユニット15は、NULL/Sの表示がなされた出力信号ARESPをすべてのプロセッサに送ることにより、種々のプロセッサにおいてキャッシュメモリの状態に対する更新の動作が要求されることを確認する。

【0088】ここで、周期P3の期間において、読み出し動作に関し、プロセッサ2は、システムパスへのアクセスを許可されるものと仮定する。周期P4の期間において、プロセッサ2は、モジュールA(2>A)の読み出し動作のために、システムパス上にアドレスを送出する。このアドレスは、モジュールAの読み出しサイクルをたった今始動させたばかりのシステムメモリ制御ユニット15により受信される。

【0089】このような構成によれば、システムメモリ制御ユニット15が、モジュールAにより構成されるリソースが使用可能ではないことを検査した場合に、上記のユニット15は、メモリアドレス用チャネル(MAD DR)18上にアドレスを転送しない。さらに、上記のシステムメモリ制御ユニット15が、プロセッサ2、3および4から、読み出し動作の際に、キャッシュメモリ内に含まれるデータの項目が入っていない旨の確認を受け取った場合に、上記のユニット15は、読み出し動作が実行されず、プロセッサ2が読み出し要求を繰り返し提示しなければならない旨をすべてのプロセッサに通知する。

【0090】それゆえに、周期P7の期間において、プロセッサ2は、アクセス要求信号ABREQ(2)を再提示し、さらに、周期P8の期間において、システムメモリ制御ユニット15は、パス許可信号ABGRANT(2)を再提示する(この場合、より高い優先順位をもつ要求が、他のプロセッサにより同時になされることはないと仮定している)。

【0091】さらに、周期P9の期間において、プロセッサ2は、アドレス/コマンド転送用バス(ACBUS)上にアドレスを再度送り込み、モジュールAに対し読み出し動作を要求する。この場合、必要とされるリソースが空いているので、次のような動作が遂行される。

【0092】システムメモリ制御ユニット15からメモ

リアドレス用チャネル (MADDR) 18上へアドレス が転送される (周期P10)。そして、周期P13の期間において、プロセッサ2から、メモリデータ入力/出

間において、プロセッサ2から、メモリデータ入力/出力チャネル (MDAT) 19、データチャネル制御ユニット (DCB) 16およびデータチャネルI/OD2を

介して、要求したデータの項目が受信される。 【0093】ここで、プロセッサ3がバスへのアクセス

を獲得した場合に、このプロセッサ3は、周期P5の期間において、読み出し動作のためにモジュールCに向けられたアドレスをアドレス/コマンド転送用バス(AC 10 BUS)上に送出する。この場合、モジュールCが空いているので、システムメモリ制御ユニット15により読み出し動作が開始され得る。そして、この読み出し動作は、既に説明がなされている時間的な流れに従って行われる。この時間的な流れは、必ずしも繰り返す必要はない。この理由として、モジュールCから読み出されるデ

ータの項目は、プロセッサのキャッシュメモリのいずれ

にも存在しないという仮定がなされていることが挙げら

れる。

【0094】また一方で、あるキャッシュメモリ内にデ 20 一夕の項目が存在し、かつ、モディファイされている場合、トランザクションは、次のような異なる形で進行する。例えば、周期P6の期間において、プロセッサ4がアドレス/コマンド転送用バス(ACBUS)へのアクセスを獲得したと仮定した場合に、このプロセッサ4は、モジュールBに向けられたアドレスをアドレス/コマンド転送用バスに送出する。

【0095】システムメモリ制御ユニット15は、メモリアドレス用チャネル(MADDR)18上にアドレスを転送し(周期P7)、モジュールBを始動させる。さ 30 らに、上記のシステムメモリ制御ユニット15は、状態信号SNOOP OUT(i)に基づき、要求しているデータの項目が、他のプロセッサのキャッシュメモリ内に存在する旨の表示を受け取る(例えば、状態信号SNOOP OUT(3)によれば、プロセッサ3は、モディファイ(MODIFY)の状態にある)。

【0096】それゆえに、システムメモリ制御ユニット 15は、「ARESP=MODIFY」の表示(周期P8)により、アドレス指定がなされたデータの項目が、メモリから供給されずにプロセッサから供給される旨を 40 すべてのプロセッサに通知する。プロセッサ3は、すべての要求が承認されたことを認識する。さらに、周期P10の期間において、システムメモリ制御ユニット15は、プロセッサ3から、データチャネルI/OD3、データチャネルIM御ユニット(DCB)16およびデータチャネルI/OD4を介してプロセッサ4へ、モディファイされたデータを転送することを可能にするような形でデータチャネル制御ユニット(DCB)16を制御する。また一方で、信号出力の提示を排除するためのコマンドOFNRの作用により、エジュールPから時か出す 50

れたデータの項目は、モジュールの出力側からは転送されない。

【0097】好ましくは、プロセッサ3からの出力データはまた、既に存在するデータの項目を置き換える目的でモジュール内に書き込むために、モジュールBにも転送される。考えられ得る最後のタイプのトランザクションは、書き込みのトランザクションである。

【0098】例えば、周期P8の期間において、プロセッサ1は、システムバスへのアクセスのためにアクセス要求信号ABREQ(i)を提示する。ここで、より高い優先順位を有する他のアクセス要求が全くない場合には、プロセッサ1は、アドレス/コマンド転送用バス(ACBUS)へのアクセスを獲得する(周期P9、バス許可信号ABGRANT(1)が提示される)。

【0099】それゆえに、周期P10の期間において、プロセッサ1は、モジュールBに対しアドレスを送出し(1>B)、かつ、アドレス/コマンド転送用パス(ACBUS)上に書き込みコマンドを送出する。システムメモリ制御ユニット15がリソースに関する争いを確認しないという仮定の下に、周期P11の期間において、上記アドレスが、メモリアドレス用チャネル(MADDR)18に転送される。さらに、書き込むべきデータの項目が、データチャネルI/OD1からメモリデータ入力/出力チャネル(MDAT)へ転送される。

【0100】ここで、リソースが使用可能でない場合か、または、メモリモジュールが動作中であるという理由がある場合か、または、周期P11の期間でメモリデータ入力/出力チャネル(MDAT)19が動作することが予想されるという理由がある場合(モディファイ信号MODIFYの後に動作するであろう)、データの項目およびアドレスの転送は阻止されるであろう。さらに、周期P11の期間において、システムメモリ制御ユニット15は、リトライ信号RETRYを提示するであろう。

【0101】この場合、他のプロセッサにより提示されたモディファイ要求(MODIFY)と一緒に提示される書き込み要求は、次のような2つの異なる方法で処理することが可能なことは、いうまでもないことである。まず第1に、各々のモディファイが提示された場合に、対応するデータの項目が、書き込み動作以前にメモリ内で更新されるように決められているときは、書き込み要求は、モディファイ要求と衝突する。しかしながら、この場合、モディファイ要求が書き込み要求よりも高い優先順位を有しているために、この書き込み要求は、システムバスへのアクセスを許可されない。

チャネルI/OD4を介してプロセッサ4へ、モディフ 【0102】また一方で、たった今、モディファイ信号 アイされたデータを転送することを可能にするような形 MODIFYによる他のプロセッサの介在を生じさせた でデータチャネル制御ユニット(DCB)16を制御す ばかりの読み出し動作が、モディファイを意図した読みる。また一方で、信号出力の提示を排除するためのコマ 出し動作RWIT(すなわち、読み出しデータが今後モンドOENBの作用により、モジュールBから読み出さ 50 ディファイされるであろうことは、既に知られている)

である場合、メモリ内でのデータの項目の更新は、無意味なものとなる。それゆえに、一つのプロセッサから他のプロセッサへデータの項目を転送するために、複数のデータチャネルの一つに対するアクサス要求が同時に差し出された場合でも、書き込み要求に関レシステムパスへのアクサスを許可することが可能になる。

【0103】換言すれば、2種の要求の衝突による争いが生ずることなく、2つのデータの時間的な重ね合わせが実現される。このようなことは、一般のシステムのパスアーキテクチャでは、不可能であろう。この時間的な 10 重ね合わせはまた、プロセッサ間のデータ交換動作と、メモリの読み出し動作との間で、リトライ信号RETR Yを用いてアクセスの衝突を解消することにより可能である。

【0104】上記の仮定によれば、例えば、周期P10の期間において、プロセッサ3が、データ書き込みのためのアクセス要求を提示し(アクセス要求信号ABREQ(3)が提示される)、かつ、周期P11の期間において、システムメモリ制御ユニット15が、システムパスへのアクセスを許可した場合(パス許可信号ABGR20ANT(3)が提示される)、プロセッサ3は、プロセッサ1に対し向けられた信号I/Oと同じ信号により動作を指定するためのアドレスをアドレス/コマンド転送用バス(ACBUS)17上に送出する。

【0105】システムメモリ制御ユニット15が、I/O動作はプロセッサ1に対し向けられたものであり、リソースの争いは生じないことを確認した場合、このユニット15は、データチャネル制御ユニット(DCB)16に対し、データチャネルI/OD3からデータチャネルI/OD1へデータの項目を転送するように命令す30る。これと同時に、データチャネル制御ユニット16は、メモリから読み出されたデータを、メモリデータ入力/出力チャネル(MDAT)19からデータチャネルI/OD2へ転送するように命令される。

【0106】これまで述べてきた説明は、図11に示したように、データチャネル制御ユニット(データ・クロスバー(DCB))16がデータ保持用素子を全くもっていない場合のアーキテクチャに言及している。それゆえに、データの項目の転送は、データチャネル制御ユニット16を介し、一つの時間周期でもって行われる。

【0107】したがって、任意のプロセッサから出力されるべきデータは、システムバスに対しアドレスが提示される時間周期の後に続く時間周期において転送されるように決められている。この時間周期の差により、システムメモリ制御ユニット15は、要求されている動作に対応するリソースが使用可能であるか否かを検査するための時間が与えられる。

【0108】一つの時間周期において、データチャネル 制御ユニット16を介してデータが転送される際には、 すべての長さのデータチャネルI/OD(i)、データ チャネル制御ユニット16、および、メモリデータ入力 /出力チャネル19を通って上記の一つの時間周期内に データが伝達されることが前提条件となる。この場合、 クロック周期は、この前提条件により下限が決まる。

24

【0109】本発明の他の態様によれば、クロスパー相互接続ロジックは、入力保持レジスタと、出力保持レジスタとを備える。前者の入力保持レジスタは、受信部21、22、23、24および25のすぐ下流側の最初の位置に配置される。また一方で、後者の入力保持レジスタは、出力側のドライパ25、26、27、28および29の上流側の最初の位置に配置される。

【0110】入力保持レジスタのみを採用した場合、データパス、すなわち、データの経路は2つの流れに分割される。これらの流れの各々は、2つの連続するクロック周期に従って移動することが可能である。すなわち、この場合は、データが移動する全時間期間が、図3を参照したときに考えられる時間期間に等しくなるにしても、絶対的な時間は顕著に短くなる。

【0111】さらに、入力保持レジスタおよび出力保持レジスタを採用した場合、データパスはのみを採用した場合、データの経路は3つの流れに分割される。これらの流れの各々は、3つの連続するクロック周期の一つに従って移動する。上記のいずれの場合においても、メモリデータ入力/出力チャネル(MDAT)19上で非常に高速の転送速度が得られる。さらに、異なるチャネルからのデータ転送の位相に関し部分的な重ね合わせを行うことも実現される。

【0112】さらに、このようなデータパスの細分により、メモリとデータチャネル制御ユニット(DCB)との間、および、データチャネル制御ユニット(DCB)とプロセッサとの間で、異なるデータ転送の並列性を許容することができるようになる。この結果、個々のプロセッサの端子数を顕著に節減することが可能になる。図5は、図1のマルチプロセッサ・システムのデータ・クロスパーの好ましい具体的構成例を示す概略的なプロック図である。

【0113】ここでは、本発明の実施例のマルチプロセッサ・システムばかりでなく、本発明に関係する他の概念にも適用することが可能なデータ・クロスバー、すなわち、データチャネル制御ユニットの構成をプロック形式で図示することとする。図5において、図2のプロック図で既に示した構成要素に対応する機能部分は、同一の参照番号を付して表すこととする。

【0114】図5に示すように、メモリデータ入力/出力チャネル19は、64+8ピットにより構成される。このような構成においては、8バイトの並列形式(すなわち、二重のワード)で行われるメモリへのデータ転送、またはメモリからのデータ転送と、その後に続く8バイトのエラー訂正コード(ECC)とが可能になる。

すべての長さのデータチャネル I /OD(i)、データ 50 データチャネル 1 9 は、受信部 3 5 およびドライバ 2 9

に接続される。

【0115】受信部35の出力は、メモリから受信されるデータを保持するためのデータ保持用のレジスタ37に接続される。レジスタ37の出力は、シンドローム生成用ロジック(SYNDR GENと略記されることもある)38に接続されると共に、一般のタイプのエラー訂正ネットワーク(DATA CORRECTIONと略記されることもある)39に接続される。

【0116】シンドローム生成用ロジック38は、受信した情報を分析し、起こり得る訂正可能なエラーと、同 10様に起こり得る訂正不可能なエラーとを認識する(後者の訂正不可能なエラーに対しては、「エラー訂正不可能」を表示する出力信号を提示する)。さらに、上記のシンドローム生成用ロジック38は、訂正可能なエラーを訂正するために、エラー訂正ネットワーク39のロジックを制御する。

【0117】さらにまた、上記のシンドローム生成用ロジック38は、パイトの情報の各々に対し、パリティ制御用バイトを関連づける。このパリティ制御用バイトは、ロジックシンドローム生成用ロジック38により、エラー訂正ネットワーク39のロジックに転送される。エラー訂正ネットワーク39のロジックは、出力チャネル40上に8パイトの情報を提供する。さらに、8パイトの情報の各々の後に、一つのパリティバイトが続く。

【0118】出力チャネル40は、4つのグループのロジック回路41、142、143および144に対し情報を分配する。これらのロジック回路の各々は、プロセッサのデータチャネルに連結される。これらの4つのグループのロジック回路41、142、143および144は、互いに同じタイプのものなので、ここでは、デー30タチャネルI/OD1に連結される1つのグループのロジック回路41のみを詳細に説明することとする。

【0119】ロジック回路41は、第1の72バイトのレジスタ42を備える。このレジスタ42の入力は、出力チャネル40に接続される。また一方で、レジスタ42の出力は、18の要素からなる複数のグループとして、マルチプレクサ31に接続される。このマルチプレクサ31との接続により、レジスタ42の出力は、各々が18の要素からなる11のグループの入力を有するマルチプレクサ31の入力グループを形成する。

【0120】マルチプレクサ31の出力は、18のセルレジスタであるDO1用レジスタ44に接続される。このDO1用レジスタ44の出力は、ドライバ25の入力に接続される。このドライバ25の出力は、データチャネルI/OD1に通ずる。マルチプレクサ31の4つのグループの入力45は、出力チャネル40に直接接続される。

【0121】残りの4つのグループの入力は、それぞれ、各々が18本のワイヤからなる3つのチャネル4 6、47および48に接続される。これらの18本のワ 50 26

イヤに対し、3つのグループのロジック回路142、1 43および144が、2パイトの情報と、これに続く一 つのパリティバイトを供給する。上記マルチプレクサ3 1は、デコーダ36により生成される適切な選択信号に よって制御される。このデコーダ36の制御機能によっ て、DO1用レジスタ44は、連続的なローディングが 可能になる。そして、それゆえに、チャネル40上に存 在するか、または、レジスタ43内に保持されている二 重のワードから抽出される一対のパイトの情報を、デー タチャネル I / OD 1 へ連続的に転送することが可能に なる。上記マルチプレクサ31はまた、データチャネル I/OD2、I/OD3およびI/OD4から、それぞ れロジック回路142、143および144を介して個 々にやって来る一対のバイトの情報(および、関係する パリティパイト) を、データチャネル I / OD 1 へ転送 することも可能にする。

【0122】チャネル40から二重のバイトを直接選択するマルチプレクサ31により提供される可能性によって、チャネル40上に存在する二重のバイトに関しDO201用レジスタ44をローディングし、これと同時に、チャネル40上に存在する二重のワードに関しレジスタ42をローディングすることが可能になる。このようにして、読み出し動作により明確にアドレス指定がなされた二重のバイトのプロセッサへの転送を、かなりの高速で行うことができる。

【0123】レジスタ42内に保持されている他の二重のバイトは、適切な順番で前者の二重のバイトの後に付加することができる。しかしながら、読み出し動作の流れは、さらに考察する必要がある。以下に、この読み出し動作の流れについてさらに詳しく述べることとする。メモリ内へのデータ書き込み、または、プロセッサ間のデータの転送のために、データ・クロスバーは、ロジック回路41のユニット内に、一つのグループの受信部21を備える。この受信部21の入力は、データチャネルI/OD1に接続されており、その出力は、18のセルレジスタであるDI1用レジスタ(第1のレジスタ)49に接続されている。

【0124】DI1用レジスタ49の出力は、チャネル50に接続される。このチャネル50は、3つのグループのレジスタ(ロジック)142、143および144に対し、DI1用レジスタ49内に保持されている情報を分配する(特に、マルチプレクサ31と等価なマルチプレクサに対し)。DI1用レジスタ49の出力はまた、第2のレジスタ51に接続される。この第2のレジスタ51の出力は、第3のレジスタ52の入力およびパリティエラー検査用ロジック(PCHECKと略記されることもある)。

【0125】さらに、この第3のレジスタ52の出力は、第4のレジスタ54の入力に接続される。この第4のレジスタ54の出力は、キャッシュメモリ内の第5の

レジスタ55の入力に接続される。DI1用レジスタ49およびレジスタ51は、18のセルをもっているのに対し、レジスタ52、54および55は、16のセルしかもっていない。この理由として、後者のセルにおいては、パリティピットを保持することは不必要であることが考えられる。

【0126】レジスタ51、52、54および55のパイト出力は、各々が64ビットからなる4つのチャネルを有するマルチプレクサ56の第1のグループの入力57に接続される。他のグループの入力58、59および1060は、ロジック回路41のグループに相当するロジック回路142、143および144にそれぞれ接続される。これらのロジック回路142、143および144は、それぞれ、データチャネルI/OD2、I/OD3およびI/OD4に連結される。

【0127】マルチプレクサ56の出力は、8ビットコードのECC(既述のとおり、エラー訂正コードの略)生成用ロジック(ECC GENと略記されることもある)61の入力に接続される。このECC生成用ロジック61は、エラーを検出して訂正するためのものである。上記マルチプレクサ56の出力はまた、72ビットのレジスタ62の入力に接続される。このレジスタ62は、ECC生成用ロジック61により生成される8ビット入力形のECCのコードも受け取る。

【0128】レジスタ62の出力は、出力側のドライバ29の入力に接続される。このドライバ29は、メモリデータ入力/出力チャネル(MDAT)19に通ずる。図6は、図5のデータ・クロスバーの動作を説明するためのタイミング図である。図6において、図4のタイミング図で既に示した信号の名前に対応する信号のライン30は、図4の信号のラインと同じ意味を有する。

【0129】図6では、説明を簡単にするために、状態信号SNOOP OUTのダイヤグラムを省略する。また一方で、DIREGのダイヤグラムを、プロセッサに接続されたチャネルの状態を表すデータチャネルI/OD(i)のダイヤグラムに付加している。このDIREGのダイヤグラムは、データ・クロスバー(DCB)の入力側のレジスタ、例えば、レジスタ49およびレジスタ37の状態を表すものである。さらに、メモリデータ入力/出力チャネル19の状態を表すメモリデータ入力/出力チャネル(MDAT)のダイヤグラムと、メモリからDCBへとデータが転送されるときの入力側のレジスタ37の状態を表すDOREGのダイヤグラムと、DCBの出力側のレジスタ44の状態を表す状態DOCBの出力側のレジスタ44の状態を表す状態DO

(i) のダイヤグラムとを、データチャネル I / OD

(i)のダイヤグラムに付加している。

【0130】 ここでは、データパスを複数の流れに分割 データが、I することにより、例えば10nsecon非常に短いクロ レジスタ50 ック周期(周期的信号CKの時間長に相当する)を用い れたデータル ることが可能になる。そして、ほんの2 周期の間(各40 の 保持される。

の転送に対し20nsec) だけアドレス/コマンド転送用バス (ACBUS) またはメモリデータ入力/出力チャネル (MDAT) を占有することが可能になる。

28

【0131】さらに、各々の転送に対し、8バイトのデータ(2ワード)または多量のデータを転送することが可能になる。プロセッサのデータチャネルのレベルでは、データの転送が、クロック周期の時間間隔で実行される時間毎に、部分的に連続する2パイトの転送形式で行われる。このようなデータの転送は、前述のアーキテクチャにおいて、各チャネルが、使用可能なように調整されかつ「バッファ機能」を有するリソースをもっているという事実を利用することにより実行される。

【0132】このことは、幾つかの異なるデータチャネルI/OD(i)とメモリとの間のデータ転送を時間的に重ね合わせる可能性をもたらす。このような可能性に加えて、システムのメモリデータ入力/出力チャネル(MDAT)およびアドレスパスは、2種のノードを構成する。これらのノードにより、データおよびアドレスの連続的なかつ順序立った流れを重ね合わせることができる。さらに、データおよびアドレスに対し関連する相関関係のラベルを必要とすることなく、種々の動作の管理および制御が可能になる。この場合、このようなラベルは、余分なものとなる。

【0133】ついで、図6を順次考察していくこととする。図6において、一般的なプロセッサ1は、周期P1において、アクセス要求信号ABREQを提示し、周期P3において、システムバスおよびデータチャネルに対するアクセスの許可を受け取る。さらに、周期P5および周期P6において、プロセッサ1は、アドレスとこのアドレスに関係するコマンドを、アドレス/コマンド転送用バス(ACBUS)上に送出する。

【0134】さらに、周期P8および周期P9において、システムメモリ制御ユニット15からメモリアドレス用チャネル(MADDR)へアドレスが転送される。この間に、プロセッサ1は、周期P5において、二重のパイトのデータをデータチャネルI/OD1上に送出する。このようにして送出されたデータは、周期P6において、DI1用レジスタ49(図5)内で保持される。そして、このようにして保持されたデータは、その後の周期において、DI1用レジスタ49からレジスタ51、52、54および55へ漸次転送される。

【0135】周期P10において、データチャネルI/OD1を介して受信された最初の二重のパイトのデータは、レジスタ55内に保持される。周期P10において、プロセッサ1は、2番目の二重のパイトのデータをデータチャネルI/OD1上に送出する。この2番目のデータが、DI1用レジスタ49からカスケード接続のレジスタ51、52、54へ転送されると、この転送されたデータは、周期P10の期間よりレジスタ54内に保持される

【0136】同じようにして、プロセッサ1は、周期P7および周期P8において、3番目4番目の一対のバイトのデータをデータチャネルI/OD1上に送出する。このようにして送出されたデータは、それぞれ、レジスタ51、52内に保持され、周期P10の期間より使用可能になる。このようにして、プロセッサ1は、4つの周期P5~P8の期間で、連続する8バイトの対のデータの転送を実行する。さらに、周期P10の期間より、マルチプレクサ56の出力において、8バイトのデータが並列形式で使用可能である。

【0137】周期P12およびP13において、マルチ プレクサ56がイネーブルの状態になり、情報がレジス タ62に転送される。このレジスタ62によって、転送 された情報が保持され、かつ、メモリデータ入力/出力 チャネル (MDAT) 上に出力データが保持される。周 期P3において、他のプロセッサ2がアクセス要求信号 ABREQ2を提示し、周期P5において、プロセッサ 1により既に使用されているモジュールとは異なるモジ ュールの書き込み動作に関するパス許可信号ABGRA NT2を受け取る。そして、必要なリソースが空いてい 20 る場合、プロセッサ2は、周期P7および周期P8の期 間で、アドレス/コマンド転送用バス(ACBUS)上 にアドレスを送出し、かつ、周期P7~周期P10の期 間で、データチャネル I / OD (2) 上に 4 対のパイト のデータを連続して送出することにより、書き込み動作 を開始して完了させることができる。

【0138】このような情報は、周期P14および周期P15において、コピーされた後にレジスタ62内に保持される。それゆえに、2つのプロセッサ1、2からメモリへの転送は、部分的な時間の重ね合わせにより行われる。読み出し動作は、書き込み動作とほぼ同じ流れでもって進行する。

【0139】例えば、周期P5の期間でプロセッサ1から提示されたアクセス要求により、周期P7において、アクセスの許可が得られる。このアクセスの許可により、周期P9および周期P10の期間において、アドレス/コマンド転送用パス(ACBUS)がアドレスによって占有される。さらに、周期P12および周期P13において、アドレスは、メモリアドレス用チャネル(MADDR)18に転送される。

【0140】例えば、周期P20および周期P21において、読み出されたデータの項目は、メモリデータ入力/出力チャネル(MDAT)19上で使用可能であり、周期P21および周期P22において、レジスタ37(DOREGのダイヤグラム)内に保持される。周期P22において、マルチプレクサ31およびレジスタ42は、一対のバイトのデータをDO1用レジスタ44に転送し、かつ、メモリから受信される8バイトのデータをすべてレジスタ42内にローディングするように制御される。

30

【0141】さらに、周期P22において、メモリデータ入力/出力チャネル(MDAT)19およびレジスタ37が空いた状態になるので、これらのチャネル19およびレジスタ37は、例えば他のプロセッサにより予め定められた別の情報を転送して保持することができる。周期P23において、DO1用レジスタ44内に保持された二重のパイトのデータは、データチャネルI/OD1上に転送され得る。また一方で、上記のDO1用レジスタ44では、レジスタ42内に保持されたデータの中から、マルチプレクサ31により選択された二重のパイトのデータがローディングされる。

【0142】周期P24、周期P25および周期P26において、その後に続く3対のバイトのデータが、データチャネルI/OD1上に転送され、転送動作が完了する。この場合、上記の読み出し動作が、他の読み出し動作と部分的な重ね合わせがなされるような転送動作によって遂行することができることは、明らかなことである。

【0143】例えば、周期P3において、書き込み動作よりもむしろ読み出し動作に関係するアクセス要求が、プロセッサ2により提示された場合、周期P7および周期P8の期間でリソースが使用可能であるという仮定が成り立つときは、周期P18および周期P19において、読み出すべきデータの項目がメモリデータ入力/出力チャネル(MDAT)上に存在し、さらに、周期P19および周期P20において、上記データの項目がレジスタ37(DOREGのダイヤグラム)内にローディングされるであろう。

【0144】周期P20~周期P23の期間で、DO130 用レジスタ44(DO(i)のダイヤグラム)へのプロック転送が行われる。さらに、周期P21~周期P24の期間で、データチャネルI/OD2への転送が行われる。このデータチャネルI/OD2への転送は、DO1用レジスタとデータチャネルI/OD1の進行の動作に関する部分的な時間の重ね合わせによって実行される。

【0145】ここで、周期P9において、プロセッサ3が、書き込み動作のためのシステムパスへのアクセス要求を行うと仮定する。この場合、上記のアクセス要求が提示された周期から10クロック周期後にメモリデータ入力/出力チャネル(MDAT)19が使用可能であることが前提条件となる。すなわち、、メモリデータ入力/出力チャネル(MDAT)が、一方で、周期P5の期間で差し出されたアクセス要求を満足するように定められているような、周期P20および周期P21において、MDATが使用可能でなければならない。

【0146】それゆえに、一度、システムメモリ制御ユニット15がパスへのアクセスを許可し、対象とする動作を書き込み動作として認識すると(周期P13および周期P14)、このシステムメモリ制御ユニット15 は、メモリアドレス用チャネル(MADDR)18上へ

のアドレスの転送を阻止することにより、トランザクシ ョンを中断させる(周期P16)。さらに、上記のユニ ット15は、メモリデータ入力/出力チャネル(MDA T) 19上へのデータの転送を阻止する。その後、上記 のユニット15は、出力信号ARESPとして予め定め られた期間 (周期P18および周期P19) に提示され るリトライ信号RETRYを用いて、プロセッサ3に対 し、周期 P 2 1 またはその後の周期で強制的にアクセス 要求を繰り返させる。

【0147】それゆえに、一方では、データ転送動作 が、メモリ内に書き込むために9クロック周期を必要と し、かつ、メモリから読み出すために18クロック周期 を必要とし、他方では、2種の転送動作間の干渉時間、 および、2種の転送動作間で起こり得る衝突時間が、ほ んの2クロック周期に限定されることが認められる。こ のために、部分的に時間の重ね合わせがなされた転送が 可能である。このような転送は、各種のメモリ・リソー ス(モジュール)と、各種のプロセッサのチャネル(デ ータチャネル I / OD (i)) とを使用することにより 実行される。これに加えて、上記の転送は、これらのチ 20 ャネルに関係するパッファとしてのリソース、直列式の リソース、および並列式のリソースを使用することによ っても実行される。これらのリソースは、データ・クロ スパー(DCB)のロジック内のプロセッサのチャネル に連結される。

【0148】さらに、図5のプロック図および図6の夕 イミング図に基づき、モディファイされたデータの項目 を他のプロセッサへ転送する際にあるプロセッサによる 介在があった場合でも、転送動作は、対のパイトのデー タをシリアル形式にして直接に行われることが、すぐさ 30 ま結論づけられる。さらに詳しくいえば、この転送動作 では、機能的に図4のDI1用レジスタ49と等価なレ ジスタから、チャネル50、46、47および48の一 つを介して、機能的に図4のDO1用レジスタ44と等 価なレジスタへと対のパイトのデータが転送される。

【0149】図3のタイミング図を参照しながら既に説 明したように、上記の転送動作は、全体として、プロセ ッサおよびメモリ間の一つまたは2つ以上の転送に対し 時間的に重ね合わせられる。今までは、本発明の特定の 好ましい実施例についてのみ説明してきたが、多くの適 40 切な変形例が考えられることは明らかである。

【0150】プロセッサおよびメモリモジュールの数 (好ましい実施例においては、4つのプロセッサと、6 つのモジュール) は、メモリの並列性とプロセッサの並 列性との間の並列性の比が任意に設定されるように選択 することができる。多数の並列性を達成するために、さ らに多くのデータ・クロスバー (DCB) のロジック構 成要素が並列形式で使用され得る。また、この場合、デ ータ・クロスパーのロジックは、パリティ検査回路以外 びコード生成部を備えている。さらに、データ・クロス バーのロジックは、メモリから読み出される情報と、メ モリ情報の部分的なモディファイのためにプロセッサか らやって来る他の情報とを結合する(マージングともい う) ための回路も備えている。

32

【0151】さらに、アドレスパスおよびコマンドパス に対するアクセス(ABREQ(i))と、データチャ ネルに対するアクセス(DBREQ(i))のアービト レーションのために各々独立の信号を使用することも可 能である。このアービトレーションでは、読み出し動作 /書き込み動作またはその他の動作に関するアクセスの 要求を提示するためのトランザクションや、存在するか または予定されている必要なリソースの使用可能性に対 し、バスの許可を調整するためのトランザクションを特 徴としている。このような構成により、「リトライ」の ケースを最小限に減らし、それゆえに、システムパスの 最適な利用を実現することができるようになる。

【0152】同じプロセッサが、連続的な読み出し要求 の後にかなりの程度の連続性でもってデータを受け取る ことを可能にするために、レジスタ42は、複数のレジ スタをカスケード接続形式にするか、または、FIFO (First in-First out) のスタック形式にすることによ って構成することもできる。リソースの争いがあるよう な複数種の書き込み動作の場合は、リトライ動作を回避 するために、同じような概念が使用される。さらに詳し くいえば、このような概念は、図5のレジスタ51、5 2、54および55の下流側に配置される入力パッファ に各種の書き込み動作を保持すると共に、アドレスを一 時的に記憶するための同じような入力パッファをシステ ムメモリ制御ユニット15内に設けることにより使用さ

【0153】このようにすれば、予め定められた周期の 期間内に遂行できない書き込み動作は、必要なリソース が使用可能になるようなその後の周期にまで延長するこ とができる。さらに、複数のプロセッサのすべてまたは その一部が、キャッシュメモリを備えることは必ずしも 不可欠なことではない。この理由として、本発明の主題 を構成するアーキテクチャにより提供される利点は、プ ロセッサ間のデータ転送が、プロセッサおよびメモリ間 の転送の重ね合わせにより実行されるという事実によっ て達成されることが挙げられる。

【0154】最終的に、これまでの説明において、一つ のグループのプロセッサ、すなわち、「一群のプロセッ サ」をも包含させるように、「プロセッサ」という用語 を使用することができることを明らかにしなければなら ない。これらのプロセッサは、局所的パスと相互接続が なされ、かつ、システムパスと通信すると共に、インタ フェース用アダプタを介してのデータの転送を行うため の二地点間チャネルと通信することができる。このよう に、エラーの検出および訂正のためのエラー訂正部およ 50 な構成により、外部的な効果を考慮した場合、一群のプ

ロセッサが、単一のプロセッサとみなせるようになる。
【0155】この場合、幾つかのグループのプロセッサをシステムバスに対し直接に接続するというインタフェース用アダプタなしの直接接続も可能である。グループ内の各プロセッサは、同じデータ転送チャネルに対し直接に接続される。このデータ転送チャネルは、幾つかのプロセッサとの接続に関しては分岐データバスと考えられ、また一方で、プロセッサの集合体に関し、ならびに、データチャネル制御ユニット(データ・クロスバー)16との接続に関しては二地点間データバスと考え 10 られる。

【0156】この場合、当然のことではあるが、データ の「転送速度」は、より低くなるであろう。この理由と して、データチャネルに対する負荷が比較的大きくなる ことが挙げられる。そして、周期的信号CKの周波数を 比較的低い値に設定することが必要になるであろう。二 者択一的な例として、第1の複数のプロセッサの各々 が、複数の二地点間データチャネルを介してデータ・ク ロスパーと通信し、また一方で、第2の複数のプロセッ サ(比較的低速で済む周辺制御装置として機能するプロ 20 セッサ)の各々が、単一の分岐(データチャネル)パス を介してデータ・クロスパーと通信するようなシステム の場合を考える。この場合、このパス上のデータ転送 は、転送周波数を不変なままにした状態で(転送される 各プロックに対し一つのクロック周期で)幾つかのクロ ック周期にわたり(例えば、2クロック)バスを占有す ることによって実行される。

【0157】上記の解は、明らかに、データ・クロスバーが、図5に示したようなタイプ、すなわち、バッファ用レジスタを備えたタイプである場合にのみ好都合であ 30 る。図7は、図1のマルチプロセッサ・システムを変形した実施例を示す概略的なプロック図である。図7においては、図1と同じように、本発明のマルチプロセッサ・システムのアーキテクチャが概略的に図示されている。ここでは、先の図1に示した構成要素と機能的に等価な構成要素に関しては、同一の番号を付して表すこととする。

【0158】図7のプロック図は、プロセッサ1、2が、一対のプロセッサにより構成されているという事実のみにおいて図1のプロック図と異なる。図7では、プ 40ロセッサ1は、2つのプロセッサ101、102により構成される。これらの2つのプロセッサ101、102は、アドレス/コマンド転送用バス(ACBUS)17およびデータチャネルI/OD1に対し直接に接続される。

【0159】さらに、これらの2つのプロセッサ10 文で示した。 1、102は、アーピトレーション用のシステムメモリ ましくない。 制御ユニット15から見れば、互いに競合する2つの独 範囲およびそ 立したプロセッサとみなせる。この場合、2つのプロセ 限りにおいて ッサ101、102は、コマンドおよびアドレスバスに 50 考えられる。

対するアクセスばかりでなく、データチャネル I / O D 1 に対するアクセスをも考慮したときに、2 つの独立したプロセッサであると考えられる。

【0160】システムメモリ制御ユニット15は、アービトレーション用ユニットおよび有限状態ロジックの両方に対し上記の事実を考慮に入れる。ここで、上記の2つのプロセッサ101、102が、時間的な重ね合わせによりデータチャネルI/OD1上でトランザクションを実行できないことは明らかである。プロセッサ2は、2つのプロセッサ103、104と、インタフェース用アダプタであるインタフェース・ロジック105とにより構成される。

【0161】これらの2つのプロセッサ103、104は、互いに通信し合い、かつ、一般的なタイプの局所的パス106を介してインタフェース・ロジック105と通信する。このインタフェース・ロジック105は、アドレス/コマンド転送用パス17およびデータチャネルI/OD2に接続される。さらに、インタフェース・ロジック105は、局所的パス106に対するアクセスのアービトレーションは、システムパス(アドレス/コマンド転送用パス)17およびデータチャネルI/OD2に対し2つのプロセッサ103、104により提示されるアクセス要求を認識することにより実行される。

【0162】これらのアクセス要求は、システムバスのプロトコルおよびタイミングに従って、このシステムバスに転送される。局所的バス106が非同期タイプであり、プロセッサ103、104の動作が非同期形式で遂行されることは明らかである。これに対し、インタフェース・ロジック105が、システム内の他の構成要素と同期して動作するように、周期的信号CKにより時間規定がなされなければならないことは明らかである。上記のプロセッサ103、104は、システムバス(アドレス/コマンド転送用バス)17およびデータチャネルI/OD2に対し直接に通信するので、同じ条件下にあることが必要である。

【0163】この場合、プロセッサ103、104は、システムメモリ制御ユニット15により単一のプロセッサとみなされる。そして、インタフェース・ロジック105は、一方のプロセッサ、または他方のプロセッサに対し、受信したメッセージデータを振り分ける役割を遂行する。今まで本発明の特定の実施例について説明してきたが、ここでは、ただ単に、本発明のほんの一例を例証したにすぎないと考えられる。さらに、当業者においては数多くの変形および変更が容易になし得るので、本文で示したような構成にのみ本発明を限定することは望ましくない。したがって、本文に添付されている請求の範囲およびその等価物に記載された発明の範囲内にある限りにおいては、すべての適切な変形例および等価例が表えられる

【図面の簡単な説明】

【図1】本発明の一実施例に従って構成されるアーキテクチャおよび共用メモリを有するマルチプロセッサ・システムを示す概略的なプロック図である。

【図2】図1のアーキテクチャのデータチャネル制御ユニットの具体的構成例を示す概略的なプロック図である。

【図3】図1のアーキテクチャのシステムメモリ制御ユニットの具体的構成例を示す概略的なプロック図である。

【図4】図1のマルチプロセッサ・システムの動作を説明するためのタイミング図である。

【図 5】図1のマルチプロセッサ・システムのデータ・ クロスバーの好ましい具体的構成例を示す概略的なプロ ック図である。

【図 6】図 5 のデータ・クロスパーの動作を説明するためのタイミング図である。

【図7】図1のマルチプロセッサ・システムを変形した 実施例を示す概略的なプロック図である。

【符号の説明】

1, 2, 3および4…プロセッサ

5…システム・メモリ

10,11,12,13,113および114…モジュ ール

14…タイマ・ユニット

15…システムメモリ制御ユニット

16…データチャネル制御ユニット

17…アドレス/コマンド転送用パス

18…メモリアドレス用チャネル

10 19…メモリデータ入力/出力チャネル

31…マルチプレクサ

37, 42, 51, 52, 54, 55および62…レジスタ

41, 142, 143および144…ロジック回路

44…DO1用レジスタ

49…DI1用レジスタ


56…マルチプレクサ

70…アービトレーション用ロジック


72…有限状態ロジック

20


【図1】




【図2】




[図3]




【図4】




【図5】



[図6]



【図7】



フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

G06F 13/12

3 1 0 J 7368-5B

(72)発明者 カルロ バニョーリ イタリア国, 20131 ミラノ, ピア バラ ッツェ, 78 (72)発明者 アンジェロ ラツァリ イタリア国,パピア,27029 ビジェバノ, ピアレ ベトラルカ,20